υπάρχουν πολλά σχόλια σε αυτές τις σελίδες εδώ στις γραμμές “Γιατί χρησιμοποιήσατε ένα μικροελεγκτή, όταν θα μπορούσατε να χρησιμοποιήσετε εύκολα ένα χρονόμετρο 555!” Και, ναι, σε ορισμένες περιπτώσεις συμφωνούμε με το συναίσθημα, αλλά όταν μια τυχαία σχόλια που βλέπει από τον Hackaday.io χρήστη [Tim Böscke] πρότεινε να το μετατρέψει και να οικοδομήσουμε ένα μικροελεγκτή από 555 χρονομετρητές, το γάντι ήταν καλά και πραγματικά ρίχτηκε κάτω. Τώρα ας είμαστε ξεκάθαροι, αυτό δεν είναι η πρώτη φορά που έχουμε συναντήσει αυτή την ιδέα, υπήρχε ένα breadboard 555 χτισμένο πριν από δέκα χρόνια, αλλά αυτή είναι η πρώτη φορά που το έχουμε δει να γίνει με την μόχλευση της σύνθεσης ανοικτού κώδικα που στοχεύει σε ένα PCB !
Το πρώτο λογικό στοιχείο ήταν ένας εύκολος μετατροπέας, που κατασκευάστηκε με τη δέσμευση του οριζόντιου και κατωφλίου μαζί.
Μοντέλο LTSPICE μιας πύλης NAND που εφαρμόζεται με 555 και διόδους
Από εκεί ήταν ένα εύκολο να προσθέσετε μερικά δίκτυα αντίστασης διόδων στην είσοδο, για να πραγματοποιήσετε μια πύλη NAND2 και μια πύλη Nor2. Η ανάπτυξη επιτάχυνσε λίγο με τη μοντελοποίηση των λογικών κυκλωμάτων στο LTSPICE, για να βρει τον καλύτερο συνδυασμό τιμών. Από αυτά τα εύκολα στοιχεία, θα μπορούσαν να εφαρμοστούν ακόμη περισσότερες λογικές λειτουργίες. Επόμενο ένα στοιχείο μνήμης χρειάστηκε. Καθώς η τύχη θα το είχε, το 555 έχει ένα flip flip rs ως μέρος του κυκλώματος του, που τροφοδοτείται από εισόδους διπλής σύγκρισης. Το μόνο που χρειαζόταν ήταν να προειδοποιήσει η είσοδος Thrs στο VDD / 2 και στη συνέχεια να τροφοδοτήσει τα δεδομένα μέσα από ένα τρανζίστορ Pass, και Hello Presto! ένα εξυπηρετικό, αν και αργό μάνδαλο.
[TIM] έχει δημιουργήσει προηγουμένως μια μινιμαλιστική CPU που ονομάζεται MCPU, με απλή τέσσερις οδηγίες, που αναπτύχθηκε για να ταιριάζει σε ένα 32 Macrocell FPGA, έτσι ήταν σε θέση να επαναχρησιμοποιήσει αυτό το σχέδιο για αυτό το έργο. Το διασκεδαστικό μέρος ήταν να αξιοποιήσει το εργαλείο PCBFlow [Tim] διατηρεί, το οποίο εφαρμόζει μια ροή σύνθεσης YOSYS με προσαρμοσμένο τόπο και διαδρομή (PNR) backend. Ένα αρχείο Liberty παρήχθη περιγράφει τα κυκλώματα (macrocells) [Tim] ήθελε να κάνει χρήση, τότε ένα σενάριο σύνθεσης υλοποίησε τη ροή χρησιμοποιώντας το Yosys / GHDL για να απελευθερωθεί ο σχεδιασμός, χάρτης στην τεχνολογία που ορίζεται νωρίτερα και να γράψει ένα netlist Το εργαλείο PNR θα μπορούσε να χρησιμοποιήσει. Χρειάζεται επίσης η Yosys επίσης γράφει ένα PDF του σχεδιασμού καθώς και μια λίστα Netlist Spice. Τι εργαλείο!
Το εργαλείο PNR [TIM] που δημιουργήθηκε για PCBFLOW γράφτηκε στην Python και εξάγει τη μορφή XML που μπορεί να χρησιμοποιήσει ο Eagle. Η δουλειά του είναι να τοποθετήσετε τα macrocells (σκόπιμα κατασκευασμένα τετράγωνα) ανατρέχοντας στο κατάλληλο φυσικό κύκλωμα, συμπεριλαμβανομένων όλων των παθητικών, την πτώση τους στο PCB, προσθέτοντας τις διασυνδέσεις και στη συνέχεια βελτιστοποιώντας τη διάταξη χρησιμοποιώντας προσομοιωμένη ανόπτηση, βελτιστοποιώντας το ελάχιστο ιχνοστοιχείο. Πιστεύουμε ότι το αποτέλεσμα είναι αρκετά κούμπωμα και η μέθοδος είναι κάτι που μπορεί εύκολα να επαναχρησιμοποιηθεί για άλλα έργα στο μέλλον.
Ευχαριστώ [YGDES] για την αποστολή αυτού!